COMPUERTAS LÓGICAS
Las compuertas lógicas son dispositivos que operan con estados lógicos y funcionan igual que una calculadora, de un lado ingresas los datos, ésta realiza una operación, y finalmente, muestra el resultado.
La compuerta AND lógica más conocida tiene dos entradas A y B, aunque puede tener muchas más (A,B,C, etc.) y sólo tiene una salida X. Su representación es la siguiente:
La compuerta ADN tiene la siguiente tabla de verdad:
También pude ser expresada por el álgebra Booleana de la siguiente forma:
X = A*B ó X = AB según las leyes:
A.0= 0
A.A= A
A.Ā= O
A.1= A
Compuerta OR (O)
La compuerta OR es una compuerta lógica tambien conocida como sumadora que cumple con el siguiente parámetro:
La salida X de la compuerta OR será "1" cuando la entrada "A" o la entrada "B" estén en "1".
La tabla de verdad de la compuerta OR es:
La compuerta OR se representa con la siguiente función Booleana:
X = A+B ó X = B+ACompuerta NOT (NO)
Una compuerta lógica NOR (NO) se puede implementar con la concatenación de una compuerta OR con una compuerta NOT, como se muestra en la siguiente figura:
La tabla de verdad de la compuerta NOT es la siguiente:
Como se puede ver la salida X sólo es "1", cuando todas las entradas son "0".
Compuerta NAND
La compuerta NAND es una puerta lógica digital que implementa la conjunción lógica negada. Cuando todas sus entradas están en 1 (cero) o en ALTA, su salida está en 0 o en BAJA, mientras que cuando una sola de sus entradas o ambas están en 0 o en BAJA, su SALIDA va a estar en 1 o en ALTA.
Esta situación se representa en álgebra Booleana como: X = (-A) + (-B)
Tabla de verdad para la compuerta NAND:
Compuerta NOR (NO-OR)
La compuerta NOR es una puerta lógica digital que implementa la disyunción lógica negada. Cuando todas sus entradas están en 0 (cero) o en BAJA, su salida está en 1 o en ALTA, mientras que cuando una sola de sus entradas o ambas están en 1 o en ALTA, su SALIDA va a estar en 0 o en BAJA.
Esta situación se representa en álgebra Booleana como: X = (-A) * (-B)
Símbolo Lógico:
La Tabla de verdad para la compuerta NOR es:
Compuerta Lógica XOR
La compuerta XOR o EXOR es una compuerta lógica digital que cuando todas sus entradas son distintas entre sí para dos entradas A y B, o cuando el número de 1 (unos) da una cantidad impar para el caso de tres o más entradas, su salida está en 1 o en ALTA.
La ecuación se puede escribir de dos maneras:
X = A.B + A.B ó X= AФB
La tabla de verdad para la compuerta lógica es:
Compuerta Lógica XNOR
Una compuerta NOR- exclusiva o XNOR opera en forma exactamente opuesta a una compuerta XOR, entregando una salida baja cuando una de sus entradas es baja y la otra es alta; y una salida alta cuando sus entradas son ambas altas o ambas bajas.
Es decir que una compuerta XNOR indica, mediante un logico que su salida, cuando las dos entradas tienen el mismo estado.
La ecuación característica que describe el comportamiento de la puerta XNOR es:
La tabla de verdad para la compuerta XNOR es:
POSTULADOS Y TEOREMAS DEL ÁLGEBRA BOOLEANA
Función
Canónica
Una función que esté en la primera forma canónica se caracteriza porque está formada por sumas de productos. Y recordemos que por ser una forma canónica, en todos sus términos se encuentran todas sus variables.
Se conoce como Forma normalizada de una función a una función de Boole ya sea expresada como una suma de productos o un producto de sumas donde en cada término aparece uno de los literales ya sea una, dos o cualquier número de veces. Las formas canónicas son formas normalizadas de la función pero existen otras formas que no contienen todos los literales.
Mapas de Karnaugh
El mapa de Karnaugh es un método gráfico que se utiliza para simplificar una ecuación lógica para convertir una tabla de verdad a su circuito lógico correspondiente en un proceso simple y ordenado. Aunque un mapa de Karnaugh se puede utilizar para resolver problemas con cualquier numero de variables de entrada, su utilidad practica se limita a seis variables.
El formato del mapa de Karnaugh El mapa K, al igual que una tabla de verdad, es un medio para demostrar la relación entre las entradas lógicas y la salida que se busca.
El siguiente es un ejemplo de minimizacion por Karnaugh:
Ejemplo de mapa de Karnaugh por repeticion de pares de unos adyacentes:
No hay comentarios:
Publicar un comentario